El Centro Belga de Investigación en Microelectrónica presentó por primera vez un dispositivo CMOS CFET con contactos de fuente/drenaje inferior y superior apilados en el Simposio de Tecnología y Circuitos IEEEVLSI 2024 (2024VLSI). Si bien los resultados se obtuvieron con ambos contactos utilizando litografía frontal, imec también demostró la viabilidad de mover los contactos inferiores a la parte posterior de la oblea, lo que aumentó la tasa de supervivencia del dispositivo superior del 11 % al 79 %.

La hoja de ruta de tecnología lógica de imec planea introducir la tecnología CFET en el nodo A7, que, combinada con tecnología de cableado avanzada, se espera que reduzca la altura de la celda estándar a 4T o menos sin sacrificar el rendimiento.

La primera demostración de un dispositivo CMOS CFET monolítico funcional con contactos superior e inferior, longitud de puerta de 18 nm, paso de puerta de 60 nm y espaciado vertical de 50 nm entre el tipo n y el tipo p, incluye dos módulos específicos de CFET: aislamiento dieléctrico intermedio (MDI) y contactos inferior y superior apilados.

El módulo MDI aísla las puertas superior e inferior, distingue entre los ajustes de tensión umbral de los dispositivos de tipo n y tipo p, y permite la cointegración de espaciadores internos.

El segundo módulo clave es la formación de los contactos inferior y superior de la fuente/drenaje apilado, que están separados verticalmente por aislamiento dieléctrico. Los pasos críticos son el llenado y grabado de metal de contacto inferior, y el posterior llenado y grabado dieléctrico, todo ello en el mismo espacio reducido que la pila MDI.

Naoto Horiguchi cree que hay una serie de desafíos al desarrollar el contacto inferior desde el frente, lo que puede afectar la resistencia del contacto inferior y limitar la ventana de proceso para el dispositivo superior. Actualmente se están llevando a cabo investigaciones para determinar el mejor método de enrutamiento de contactos.